Pembahasan mendalam: Memori Bandwidth Tinggi Hynix

AMD-HBM

Kami telah membahas kemampuan dan kinerja HBM (Memori Bandwidth Tinggi) beberapa kali selama enam bulan terakhir, tetapi sebuah laporan baru menyoroti arsitektur fisik dan konstruksi HBM. Teknologi memori baru ini dipandang sebagai masa depan memori GPU. Nvidia akan memulai debut arsitektur Pascal pada tahun 2016 dengan HBM2, sementara AMD meluncurkan GPU yang dilengkapi HBM, Radeon Fury X dan Radeon Fury, awal musim panas ini.

Itu laporan penuh oleh Tech Insights adalah paywall, tetapi perusahaan membagikan sejumlah slide dan detail dengan EETimes. Rakitan HBM yang dirancang bersama AMD dan Hynix benar-benar baru dibandingkan dengan produk lain di pasar. Samsung telah menggunakan TSV (melalui vias silikon) untuk memasang kabel DRAM bersama sebelumnya, tetapi belum pernah ada yang membuat desain I / O lebar seperti ini pada produk komersial.

Interposer dan DRAM

Interposer, microbumps, dan substrat laminasi



Gambar di atas menunjukkan media, lapisan interposer (diproduksi oleh UMC pada proses 65nm) dan DRAM yang ditumpuk. TSV tidak terlihat dalam bidikan ini, tetapi bisa dilihat pada gambar di bawah. Laporan tersebut juga merinci bagaimana Hynix membuat TSV dan proses yang digunakan untuk membuatnya. Satu hal yang penulis catat adalah bahwa meskipun mereka mengharapkan untuk melihat 'kerang' pada gambar (kerang adalah punggung yang terbentuk di dinding samping selama proses pengetsaan), Hynix tampaknya melakukan pekerjaan yang sangat baik untuk menghindari masalah tersebut. Hynix, penulisnya menyimpulkan, 'punya resep etsa yang bagus.'

TSV dan DRAM mati

TSV dan DRAM mati

Susunan cetakan pada tumpukan menunjukkan bahwa tiga cetakan DRAM pertama dipotong dadu (dipotong dari wafer) sebagai satu kelompok, sedangkan chip DRAM atas dipotong secara terpisah, diuji, dan kemudian dipasang ke tumpukan. Seluruh tumpukan empat mati kemudian akan dilampirkan ke dadu logika. Keuntungan dari konfigurasi semacam ini adalah bahwa ia menawarkan Hynix banyak kesempatan untuk mengonfirmasi bahwa ia sedang membuat cetakan yang bagus sebelum memasangnya di produk akhir.

TSV

Bagian dari TSV yang menghubungkan lapisan DRAM.

Salah satu bukti yang mendukung siklus pengujian ekstensif ini adalah banyaknya TSV yang dibangun ke dalam setiap DRAM. Tech Insights melaporkan bahwa ada hampir 2100 bantalan TSV pada setiap cetakan DRAM (satu sampel penampang ditunjukkan di bawah). Selain digunakan untuk data, I / O, daya, dan redundansi, persentase yang signifikan tampaknya digunakan untuk menguji TSV itu sendiri. Kontrol kesalahan mendetail ini memungkinkan Hynix untuk menentukan dengan tepat TSV mana yang tidak memenuhi harapan dan menggantikan salah satu TSV yang berlebihan jika diperlukan.

Mengapa detail halus itu penting

Sejak AMD mengumumkan akan meluncurkan HBM, ada desas-desus bahwa HBM sangat mahal, menghasilkan buruk, atau keduanya. Kutipan Tech Insights tidak secara langsung membahas salah satu dari klaim ini, tetapi menawarkan beberapa bukti tidak langsung. Hynix telah membangun sistem pengujian yang memungkinkan mereka menguji die buruk di setiap level. Mereka dapat menguji tumpukan tiga IC, mereka dapat menguji DRAM tingkat atas sebelum memasangnya, dan mereka dapat menguji TSV setelah pemasangan dan memiliki metode untuk beralih ke TSV redundan jika tautan yang buruk ditemukan daripada membuang seluruh tumpukan cetakan.

Nilai dari kemampuan menguji produk di berbagai tahap tidak dapat diremehkan. Beberapa dari Anda mungkin ingat Rambus dan upaya naasnya untuk menaklukkan pasar DRAM di akhir 1990-an dan awal 2000-an. DIMM Rambus sangat mahal saat diluncurkan, dan ada beberapa bisikan konspirasi yang menuduh baik Intel maupun Rambus salah menaikkan harga, atau produsen DRAM dengan sengaja mencoba melumpuhkan produk.

Sementara seluruh situasi RDRAM dulu sangat politis, satu kontak yang kami ajak bicara di sebuah perusahaan memori yang sepenuhnya mendukung shift RDRAM memberi tahu kami bahwa tidak, ada masalah nyata yang melumpuhkan hasil RDRAM. Salah satu yang paling mendasar adalah tidak ada cara untuk menguji apakah sebuah chip RDRAM baik atau tidak sebelum memasangnya secara seri untuk membuat modul RIMM. Jika modul tidak teruji dengan sempurna, modul tersebut harus dibongkar dan ditukar, sepotong demi sepotong, sampai ditemukan IC yang rusak. Karena dimungkinkan untuk memiliki lebih dari satu IC yang salah pada satu waktu, langkah ini harus dilakukan dengan menggunakan satu set chip yang 'dikenal baik' sampai setiap RIMM 'dikenal baik'. Dikombinasikan dengan hasil rendah yang biasa terjadi pada memori ramping, ketidakmampuan untuk menguji masing-masing komponen ini berkontribusi besar pada harga tinggi RDRAM saat pertama kali diluncurkan.

Secara keseluruhan, Hynix tidak hanya meluncurkan solusi baru sesuai keinginan mereka - mereka telah membangun desain yang dapat diskalakan yang menjadi pertanda baik untuk masa depan standar memori. Interposer dibangun pada proses 65nm yang sangat murah, dan kita sudah tahu HBM2 sangat tipis.

Copyright © Seluruh Hak Cipta | 2007es.com